Document made available under the Patent Cooperation Treaty (PCT)

International application number: PCT/JP04/017684

International filing date: 29 November 2004 (29.11.2004)

Document type: Certified copy of priority document

Document details: Country/Office: JP

Number: 2003-423964

Filing date: 22 December 2003 (22.12.2003)

Date of receipt at the International Bureau: 27 January 2005 (27.01.2005)

Remark: Priority document submitted or transmitted to the International Bureau in

compliance with Rule 17.1(a) or (b)



日本国特許庁 JAPAN PATENT OFFICE

29.11.2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application: 2003年12月22日

出 願 番 号 Application Number: 特願2003-423964

[ST. 10/C]:

[JP2003-423964]

出 願 人
Applicant(s):

株式会社河合楽器製作所

特許庁長官 Commissioner, Japan Patent Office

2005年 1月14日

1)1

11]



【書類名】 特許願 【整理番号】 KW15318

【提出日】平成15年12月22日【あて先】特許庁長官殿【国際特許分類】G10H 7/02

【国除特計分類 【発明者】

【住所又は居所】 静岡県浜松市寺島町200番地 株式会社河合楽器製作所内

【氏名】 平野 哲也

【特許出願人】 【識別番号】 000001410

【氏名又は名称】 株式会社河合楽器製作所

【代理人】

【識別番号】 100086863

【弁理士】

【氏名又は名称】 佐藤 英世

【手数料の表示】

【予納台帳番号】 061528 【納付金額】 21,000円

【提出物件の目録】

【物件名】 特許請求の範囲 1

 【物件名】
 明細書 1

 【物件名】
 図面 1

 【物件名】
 要約書 1

【書類名】特許請求の範囲

【請求項1】

1サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、同一の外部メモリにアクセスするDSPを同一パッケージ内に複数有するデータ処理用LSIであって、

該LSIは、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御手段と、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSPにメモリアクセスさせるかを判定するアクセス判定手段と、

アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセレクタと、

同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有し、

上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからの データを取得するデータ取得制御手段を

備えたことを特徴とするデータ処理用LSI。

【請求項2】

上記リードライト制御手段は、DSPからの命令が複数あった場合、外部メモリにアクセスを行わないことを特徴とする請求項1記載のデータ処理用LSI。

【請求項3】

1サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、 楽音波形データを記憶する1つの外部メモリにアクセスするDSPを同一パッケージ内に 複数有するデータ処理用LSIであって、

該LSIは、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御手段と、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSP にメモリアクセスさせるかを判定するアクセス判定手段と、

アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセレクタと、

同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有し、

上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからの データを取得するデータ取得制御手段を

備えたことを特徴とするデータ処理用LSI。

【請求項4】

上記リードライト制御手段は、DSPからの命令が複数あった場合、外部メモリにアクセスを行わないことを特徴とする請求項3記載のデータ処理用LSI。

【書類名】明細書

【発明の名称】データ処理用LSI

【技術分野】

[0001]

本発明は、同一の外部メモリにアクセスするDSPを同一パッケージ内に複数有するデ ータ処理用LSIに関する。

【背景技術】

[0002]

近年、音声や楽器音、オーディオ信号をデジタル処理できるDSPを使った信号処理量 が増える傾向にある。そのために、信号処理能力の高いDSPを使用するか、複数のDS Pを使用するなどして、対応が行われている。

[0003]

こうしたDSP2cは、図10に示すように、デジタル遅延データ保存用に、外部メモ リ102を接続して使用するのが一般的である。同図では、1サンプリング周期(44. 1 KHz) 中に、外部メモリ102にアクセス可能なタイミングが64回ある状態が示さ れている。

【発明の開示】

【発明が解決しようとする課題】

[0004]

しかし、外部メモリで遅延させる量がメモリサイズに比べて少量の場合などは、外部メ モリをそれぞれに独立して接続するのは容量の無駄が多く、コスト的にも高くなってしま う。また複数のDSPを使用した場合には、通常複数の外部メモリが必要になり、ディス クリート部品が多くなって、回路設計上問題がある。

[0005]

本発明は、以上のような問題に鑑み創案されたもので、複数のDSPを1パッケージ化 し、しかもこれらのDSPが1つの外部メモリを共用できるデータ処理用LSIを提供す ることで、上記問題の解決を図ろうとするものである。

[0006]

また第2の目的は、このようなデータ処理用LSIを、特に1つの外部メモリに記憶さ れた楽音波形データに対するエフェクト処理に用いることができる構成を提供せんとする ものである。

【課題を解決するための手段】

[0007]

そのため本発明の構成は、

1 サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、 同一の外部メモリにアクセスするDSPを同一パッケージ内に複数有するデータ処理用L SIであって、

該LSIは、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命 令のいずれを有効にするかの制御を行うリードライト制御手段と、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSP にメモリアクセスさせるかを判定するアクセス判定手段と、

アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセ レクタと、

同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有

上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからの データを取得するデータ取得制御手段を

備えたことを基本的特徴としている。

[0008]

上記構成によれば、同一タイミングに夫々のDSPからリード命令又はライト命令があ った場合には、リードライト制御手段がこれらの命令のいずれを有効にするか制御すると 共に、同じく同一タイミングに夫々のDSPのリード命令又はライト命令があった場合に 、アクセス判定手段がどのDSPにメモリアクセスさせるかを判定する。そして、第1の セレクタは、アクセス判定手段からの判定信号に応じて、DSPからのアドレスを外部メ モリに対し出力し、また第2のセレクタは、同じく上記判定信号に基づいてDSPからの データを外部メモリに対し出力させる。他方アクセス判定手段によりメモリアクセスを行 いデータ読み出しを行ったDSPは、該アクセス判定手段からの判定信号を受けて、該D SP内に備えられたデータ取得制御手段により、外部メモリから入力されるデータを取得 することになる。このような各手段の作用により、複数のDSPを1パッケージ化し、し かもこれらのDSPが1つの外部メモリを共用できるデータ処理用LSIが提供できるよ うになる。

[0009]

また請求項3の構成は、

1 サンプリング周期当たり固定された所定の回数のメモリアクセスタイミングを持ち、 楽音波形データを記憶する1つの外部メモリにアクセスするDSPを同一パッケージ内に 複数有するデータ処理用LSIであって、

該LSIは、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命 令のいずれを有効にするかの制御を行うリードライト制御手段と、

同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSP にメモリアクセスさせるかを判定するアクセス判定手段と、

アクセス判定手段からの判定信号に応じて、DSPからのアドレスを出力する第1のセ レクタと、

同じく上記判定信号に基づいてDSPからのデータを出力させる第2のセレクタとを有

上記DSP内には、上記アクセス判定手段からの判定信号に応じて、外部メモリからの データを取得するデータ取得制御手段を

備えたことを特徴としている。

[0010]

複数のチャンネルから楽音波形データが出力される場合、該楽音波形データにエフェク トをかけるDSPは、かけるべきエフェクトの数(異なる種類のエフェクトの場合も含む)によっては、2つ以上用いられることがある。このような、DSPを使用した信号処理 の増加に伴うDSPの複数実装化は、1パッケージ化してシステムLSIとする方が、消 費電力の削減や処理スピードの向上を図る上で合理的であると考えられる。従って、請求 項3の構成は、複数のDSPを1パッケージ化し、しかもこれらのDSPが1つの外部メ モリを共用できるデータ処理用LSIの構成を、楽音波形データにエフェクトをかけるた めの構成として用いるものを提供している。

【発明の効果】

[0011]

本発明の請求項1~請求項4記載のデータ処理用LSIによれば、複数のDSPを1パ ッケージ化し、しかもこれらのDSPが1つの外部メモリを共用できるLSIが提供され ることで、外部メモリの容量の無駄をなくすことができ、且つ複数のDSPを用いた信号 処理を行う回路の設計がより簡便化できるようになるという優れた効果を奏し得る。

[0012]

特に請求項3及び4のように、DSPによって楽音波形データに2種以上のエフェクト をかけるため、DSPが2つ以上必要になる場合、外部メモリの容量の無駄をなくすこと ができ、且つ該構成が用いられる電子楽器などの回路周りが複雑にならずに済み、製造工 程を短縮化できるというメリットが得られるようになる。

【発明を実施するための最良の形態】

[0013]

以下、本発明の実施の形態を図示例と共に説明する。

図1は、本発明に係る波形再生装置の構成が用いられた電子鍵盤楽器の回路概略図であ る。

[0014]

本電子鍵盤楽器では、音色設定も複数できるが、それらの音色にかけることのできるエ フェクトも2つ同時に設定することができるようになっており、それらは、後述する操作 パネルのパネル操作により、1)音色設定で2つのエフェクトが自動的に決まる場合と、 2)付加しようとするエフェクトの演奏者による選択で2つのエフェクトが決定される場 合と、がある。

[0015]

本電子鍵盤楽器は、図1に示すように、システムバス110を介して、CPU111、 ROM112、RAM113、パネルスキャン回路114a、鍵盤スキャン回路115a 、音源100及びエフェクトLSI10が相互に接続されて構成されている。システムバ ス110は、アドレス信号、データ信号又は制御信号等を送受するために使用される。

[0016]

CPU111は、ROM112に記憶されている制御プログラムに従って動作すること により本電子鍵盤楽器の全体を制御する。

[0017]

上記ROM112は、上述した制御プログラムの他に、CPU111が参照する種々の データを記憶する。

[0018]

上記RAM113は、CPU111が各種処理を実行する際に、種々のデータを一時記 憶するために使用される。このRAM113には、レジスタ、カウンタ、フラグ等が定義 されている。このうちの主なものについて説明する。

[0019]

(a) 音色設定フラグ:後述する操作パネル114の設定により、音源100から発生 させる音色をどのチャンネルから発生させるかを示すためのデータを記憶する。

[0020]

(b) エフェクト設定フラグ:複数種類の選択可能なエフェクトから、音色設定により 自動的にその音色に設定されるべき1又は2の本フラグが選択されるか、又は演奏者によ る直接の選択によって1又は2の本フラグが設定され、その設定データを記憶する。

[0021]

(c) 2 チップモードフラグ:本電子鍵盤楽器は、音源 1 0 0 から発生せしめられた楽 音データに対するエフェクト付加に関し、上述のような音色設定により又は演奏者による 選択によってエフェクトが決定された場合、上記CPU111によりエフェクト設定フラ グの数が確認され、その数が2つの場合、後述するエフェクトLSI10内で使用される DSPが2つ(DSP2a及びDSP2b)使用されることになるため、2チップモード であるフラグが立つことになる(=1)。この時 $\mathsf{CPU1111}$ は、該2 チップモードフラ グを参照し、モード切替信号を出力する(0:1チップモード、1:2チップモード)。

[0022]

パネルスキャン回路114aには、操作パネル114が接続されている。操作パネル1 14には、例えば演奏で使用する音色の設定や、出力される楽音に任意のエフェクトの付 加を設定できるパネルスイッチなどがある。その場合は、該操作パネル114の音色選択 により音色設定フラグの設定がなされ、その音色の出力の際付加すべきエフェクトが自動 的に選択され、上記エフェクト設定フラグが設定される。また、上述のように、演奏者の 操作パネル114のパネルスイッチなどの直接の操作により、エフェクト設定フラグが変 更され、2チップモードフラグが設定されて、エフェクトLSI10が2チップモードに 設定される場合もある。尚、図示は省略するが、各スイッチの設定状態を表示するLED 表示器、種々のメッセージを表示するLCD等が設けられている。

[0023]

上記音色設定や演奏者の操作パネル114の操作により、上記2チップモードフラグが 解除されると、エフェクトLSI10内のDSPは、DSP2a又はDSP2bのいずれ か1つが使用される状態となり、エフェクトがかけられない状態で楽音が出力されたり、 或いは1つのエフェクトがかけられて出力されたりできるようになる。またその音色設定 変更や操作パネル114の操作により、2チップモードフラグが設定されると、2つのエ フェクトがかけられて出力されたりできるようになる。

上記パネルスキャン回路114aは、CPU111からの指令に応答して操作パネル1 14上の各スイッチをスキャンし、このスキャンにより得られた各スイッチの開閉状態を 示す信号に基づいて、各スイッチを1ビットに対応させたパネルデータを作成する。各ビ ットは、例えば「1」でスイッチオン状態、「0」でスイッチオフ状態を表す。このパネ ルデータは、システムバス110を介してCPU111に送られる。このパネルデータは 、操作パネル114上のスイッチのオンイベント又はオフイベントが発生したかどうかを 判断するために使用される。

[0025]

また、パネルスキャン回路114aは、CPU111から送られてきた表示データを操 作パネル114上のLED表示器及びLCDに送る。これにより、CPU111から送ら れてきたデータに従って、LED表示器が点灯/消灯され、またLCDにメッセージが表 示される。

[0026]

上記鍵盤スキャン回路115aには、鍵盤115で生成される押鍵データを検出する。 すなわち、これらの鍵盤115には、夫々2点スイッチが設けられており、任意の鍵盤1 15が所定以上の深さまで押し下げられたことを検出すると、その鍵盤の音高データ (キ ーナンバ)の押鍵信号を生成すると共に、2点スイッチ間を通過する速度からベロシティ を生成し、それらを押鍵データとして、鍵盤スキャン回路115 aに送る。2点スイッチ としては、鍵が所定以上の深さまで押し下げられたことを検出できる光センサ、圧力セン サ、その他のセンサを使用できる。鍵盤スキャン回路115aは、2点スイッチからの押 鍵データを受け取ると、それをCPU111に送る。

[0027]

鍵盤スキャン回路115aからの押鍵データは、CPU111により、RAM113上 の音色設定フラグが参照され、夫々のチャンネルに対応する音源100に送られることに なる。その際、同じく該CPU111により、エフェクト設定フラグ及び2チップモード フラグも参照され、必要なエフェクト効果のための指令及び必要なDSPチップ数の指令 (2チップモード設定か否かの指令)が、エフェクトLSI10に送られることになる。

[0028]

音源100は、波形メモリ101を使用し、それに対しメモリアクセスを行う。すなわ ち、該波形メモリ101に対して、読み出しアドレスを発生し、原データを読み出す。読 み出された原データの補間処理を行った後、同じく同回路で生成された音色毎のエンベロ ープを乗算し、夫々の音色の波形データを設定されたチャンネル分累算して、外部に波形 データとして出力する、通常の音源構成を有している。

[0029]

エフェクトLSI10は、図1及び図2に示されるように、その内部に2つのDSP2 a及び2bが備えられており、CPU111からの指令を受けて、音源100から受けた 楽音データに、必要なエフェクトを付加し、D/A変換回路116側に出力する。

該CPU111から受け取る指令は、該CPU111によって参照されたエフェクト設 定フラグ及び2チップモードフラグによるものとなる。すなわち、操作パネル114のパ ネルスキャン時には、該CPU111は、エフェクト設定フラグにより、出力される楽音 にどのようなエフェクトがかけられるかを調べ、エフェクトLSI10に対する指令を用 意する。その際、該エフェクトの付加処理には、エフェクトLSI10内の1つのDSP で済むのか、それとも2つのDSPでの処理が必要かで、2チップモードフラグの設定を 行う。さらに実際に発音処理が行われる際には、2チップモードフラグの設定に従って、 CPU111からエフェクトLSI10に対し、2つのDSP2a及び2bを使用するの か或いはその一方(例えばDSP2a)のみを使用するのかを指示し、その後、実際のエ フェクト処理に必要なエフェクト命令を出す。

[0031]

該エフェクトLSI10では、上述のように、デジタル遅延データ保存用に、外部メモ リ102が使用されるが、2チップモードの際には、2つのDSP2a及び2bが該外部 メモリ102を共用することになる。その詳細は後述する。

[0032]

さらに、このエフェクトLSI10で所望のエフェクトのかけられた波形データは、D /A変換回路116に入力され、デジタルーアナログ変換され、アンプ117で増幅され 、スピーカ118から外部に楽音として放出される。

[0033]

図2は、上述のように、エフェクトLSI10の内部回路の概要説明図である。該エフ ェクトLSI10には、同一パッケージ内に、DSP2a及び2bが備えられており、こ れらの外部メモリ102に対するメモリアクセスには、メモリアクセス制御部1が使用さ れ、制御されることになる。

[0034]

本実施例構成では、1サンプリング周期当たり64回のメモリアクセスタイミングを持 つDSP2a及びDSP2bが使用されており、2チップモード時に該DSP2a及びD SP2bから出力されたリード命令(R1/R2)やライト命令(W1/W2)は、一旦 メモリアクセス制御部1で受けられ、どのDSPチップの命令が有効か否かがそこで判断 されて、チップイネーブル信号(EAcID)が、DSP2aとDSP2bに出される。 それに基づいて、外部メモリ102に対するアドレス指定(A1又はA2)がなされ、D SP2a又はDSP2bに対するデータの入出力が行われる。

[0035]

図3は、エフェクトLSI10の内部構成のうち、特に上記メモリアクセス制御部1の 回路構成(図中波線で示す)を示す説明図である。ここでは、リードライト制御部11と アクセス判定部12と、アドレス出力セレクタ13と、データ出力セレクタ14とが備 えられている。

[0036]

リードライト制御部11は、同一タイミングに夫々のDSP2a又はDSP2bのリー ド命令 (R1/R2) 又はライト命令 (W1/W2) があった場合、これらの命令のいず れを有効にするかの制御を行う。

[0037]

すなわち、図4(a)に示されるように、DSP2a及びDSP2bの双方から、いず れかの命令(W/R)が出力されるか、又は双方からいずれの命令も出さない場合、外部 メモリ102へのアクセスは行われない(制御後N:アクセスなし)。他方DSP2a又 はDSP2bのどちらか一方から、いずれかの命令(W/R)が出力された場合、外部メ モリ102へのアクセスが有効にされる。

[0038]

アクセス判定部12は、同一タイミングに夫々のDSP2a又はDSP2bのリード命 令(R 1 \angle R 2)又はライト命令(W 1 \angle W 2)があった場合、どのDSPにメモリアク セスさせるかを判定する。

[0039]

本実施例では、図3に示されるように、DSP2aのリード命令R1及びライト命令W 1を入力側にして、出力側からチップイネーブル信号(EAcID)を出力するNOR回 路で構成されている。図4(b)に示すように、DSP2a側からいずれの命令も出され ていない場合は、チップイネーブル信号(EAcID)が1として出力されて、DSP2 bのメモリアクセスが有効にされる。

[0040]

反対にDSP2a側からいずれかの命令が出されている場合は、チップイネーブル信号 (EAcID)が0として出力されて、DSP2aのメモリアクセスが有効にされる。

[0041]

アドレス出力セレクタ13は、アクセス判定部12からのチップイネーブル信号(EA c I D) に応じて、DSP2a又はDSP2bからのアドレスA1又はA2を出力する。 このアドレスは、当然ながら、外部メモリ102に対してのデータの書き込みアドレス指 定又は外部メモリ102からのデータの読み出しアドレス指定のためのものである。

[0042]

データ出力セレクタ14は、同じく上記チップイネーブル信号 (EAcID) に基づい て、DSP2a又はDSP2bからのデータD1又はD2を出力させる。出力されるこの データは、当然のことながら、外部メモリ102に対して書き込まれるデータであり、D SP2a又はDSP2bでの処理途中におけるデータである。

[0043]

図5は、エフェクトLSI10の内部構成のうち、その同一パッケージ内に収められた DSP2a又はDSP2bの回路構成の概要説明図である。これらのDSP2a又はDS P2bには、そのデジタル信号処理でのデータを一時的に記憶しておくデータレジスタ2 1、CPU111から送られてくるインストラクションを記憶しておく命令RAM22、 そのインストラクションをデコードするデコーダ23、デコードされたインストラクショ ンに従ってデータレジスタ21に記憶されているデータに対し演算処理(加算・乗算命令 など)を行うDSP演算部24などの通常のDSPの構成が備えられている。

[0044]

本実施例構成では、さらにDSP2a又はDSP2b内に、上記アクセス判定部12か らのチップイネーブル信号 (EAcID) に応じて、外部メモリ102から読み出された データを、上記データレジスタ21に取得させるデータ取得制御部15が備えられている 。このデータ取得は、DSP自身からのデータリード命令Rに伴うものであるので、デコ ーダ23のリード命令が該データ取得制御部15にも入力されている。

[0045]

図6は、以上のような構成を有しているエフェクトLSI10が2チップモードに設定 されて動作した場合の、1サンプリング周期(44.1KHz)内の64回のアクセスタ イミングにおける各DSP2a及びDSP2bの命令とメモリアクセス制御部1の制御機 能の状態を示す説明図である。同図に示すように、夫々のアクセスタイミングにおいて、 DSP2a又はDSP2bのどちらか一方から、いずれかの命令(W/R)が出力された 場合、外部メモリ102へのアクセスが有効にされ、外部メモリ102に対しデータの書 き込み或いは読み出しが行われる。

[0046]

反対にDSP2a及びDSP2bの双方から、いずれかの命令(W/R)が出力される か、又は双方からいずれの命令も出さない場合、外部メモリ102へのアクセスは行われ ない(制御後N:アクセスなし)。

[0047]

図7は、本実施例の電子鍵盤楽器のメイン処理を示すフローチャートである。このメイ ン処理ルーチンは電源の投入により起動される。即ち、電源がONにされると、先ず、C PU111、RAM113、各スキャン回路114aや115a、外部メモリ102及び その他のイニシャル処理が行われる(ステップS101)。これらのイニシャル処理では 、CPU111やエフェクトLSI10の内部のハードウエアが初期状態に設定されると 共に、RAM113に定義されているレジスタ、カウンタ、フラグ等に初期値が設定され

[0048]

このイニシャル処理が終了すると、次いで、後述する操作パネル114のパネルスキャン処理が行われる(ステップS102)。

[0049]

そして鍵盤115の鍵盤処理(鍵盤スキャン処理)が行われる(ステップS103)。 この鍵盤処理では、電子鍵盤楽器の押鍵に応じた押鍵データが作成され、上記した音源1 00に出力される。

[0050]

その後この押鍵データに基づき、音源100及びエフェクトLSI10が使用されて、 発音処理(及び離鍵に応じた消音処理)が行われる(ステップS104)。

[0051]

次いで、その他の処理が行われる(ステップS 105)。この処理では、上述した以外の処理、ペダルのON/OFF処理、MIDI処理などが行われる。

[0052]

その後ステップS 1 0 2 に戻り、以下ステップS 1 0 2 ~ S 1 0 5 の処理が繰り返される。

[0053]

図 8 は、図 7 のステップ S 1 0 2 のパネルスキャン処理の手順を示すフローチャートである。

[0054]

まず、操作パネル114のパネル操作が行われたことが、パネルスキャン回路114aのパネルスキャンにより感知され、それらの操作に対応するフラグ処理・レジスタ書き込みがなされる(ステップS201)。

[0055]

ここでは、上述のように、操作パネル114によって、例えば演奏で使用する音色の設定や、出力される楽音に任意のエフェクトの付加を設定できることなどがある。その場合は、該操作パネル114の音色選択により音色設定フラグの設定がなされ、その音色の出力の際付加すべきエフェクトが自動的に選択され、上記エフェクト設定フラグが設定される。

[0056]

また、上述のように、演奏者の操作パネル114のパネルスイッチなどの直接の操作により、エフェクト設定フラグが変更され、2チップモードフラグが設定されて、エフェクトLSI10が2チップモードに設定される場合もある。

[0057]

次に、CPU1111により、音色設定フラグが参照され、新しい音色設定フラグがセットされているか否かがチェックされる(ステップS202)。新しい音色の設定がない又は音色設定がない場合(ステップS202; N)、従前の音色設定のままにするかデフォルトで指定される音色(例えばピアノ音色)が設定される(ステップS207)。

[0058]

そしてCPU111により、エフェクト設定フラグが参照され、付加すべきエフェクトが有るか否かがチェックされる(ステップS203)。そのようなエフェクトがなければ(ステップS203;N)、該パネルスキャン処理を終了し、メインルーチンに復帰する

[0059]

反対に付加が必要なエフェクトが有れば(ステップS203; Y)、さらにそのエフェクトが2つで有るか否かがチェックされる(ステップS204)。そのようなエフェクトが2つ必要なければ(ステップS204; N)、DSP2aのイネーブル処理が行われ(ステップS208)、メインルーチンに復帰する。

[0060]

逆にそのようなエフェクトが2つ必要であれば(ステップS204; Y)、DSP2a用及VDSP2b用に外部メモリ102のパーティション処理がなされ(ステップS20

出証特2004-3122629

5)、さらにDSP2a及びDSP2bのイネーブル処理が行われる(ステップS206)。その後、メインルーチンに復帰する。

[0061]

以上詳述した本実施例構成によれば、出力される楽音波形データにエフェクトをかけるDSPが複数実装化によって1パッケージ化され、且つ1つの外部メモリ102を共用できるシステムLSI10の構成とすることにより、消費電力の削減や処理スピードの向上を図ることができるようになるだけではなく、外部メモリ102の容量の無駄をなくすことができ、且つ複数のDSPを用いた信号処理を行う回路の設計がより簡便化できるようになる。

[0062]

図 9 は、図 3 におけるアクセス判定部 1 2 の他の構成を示す説明図である。同図に示すように、その入力側に、DSP 2 a 及びDSP 2 b の全リード・ライト命令(RD 1、RD 2、W 1 及びW 2)をつないで、同一タイミングに夫々のDSP 2 a 又はDSP 2 b のリード命令(R 1 / R 2)又はライト命令(W 1 / W 2)があった場合、どのDSP にメモリアクセスさせるかを判定する構成である。

[0063]

同図に示されるように、DSP2aのリード命令R1及びライト命令W1、さらにDSP2bのリード命令R2及びライト命令W2を入力側にして、出力側からチップイネーブル信号(EAcID)を出力する論理回路構成が用いられている。本構成でも、DSP2a側からいずれの命令も出されていない場合は、チップイネーブル信号(EAcID)が1として出力されて、DSP2bのメモリアクセスが有効にされる。

[0064]

反対にDSP2a側からいずれかの命令が出されている場合は、チップイネーブル信号(EAcID)が0として出力されて、DSP2aのメモリアクセスが有効にされる。

[0065]

尚、本発明のデータ処理用LSIは、上述の図示例にのみ限定されるものではなく、本 発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

【図面の簡単な説明】

[0066]

【図1】本発明に係る波形再生装置の構成が用いられた電子鍵盤楽器の回路概略図である。

【図2】エフェクトLSI10の内部回路の概要説明図である。

【図3】エフェクトLSI10の内部構成のうち、特に上記メモリアクセス制御部1の回路構成を示す説明図である。

【図4】 DSP2a及びDSP2bからリード命令又はライト命令が出力された場合に、リードライト制御部11の制御出力状態と、DSP2aからリード命令又はライト命令が出力された場合に、アクセス判定部12の制御出力状態とを示す説明図である。

【図5】エフェクトLSI10の内部構成のうち、その同一パッケージ内に収められたDSP2a又はDSP2bの回路構成の概要説明図である。

【図6】エフェクトLSI10が2チップモードに設定されて動作した場合の、1サンプリング周期内の64回のアクセスタイミングにおける各DSP2a及びDSP2bの命令とメモリアクセス制御部1の制御機能の状態を示す説明図である。

【図7】本実施例の電子鍵盤楽器のメイン処理を示すフローチャートである。


【図8】ステップS102のパネルスキャン処理の手順を示すフローチャートである

【図9】図3におけるアクセス判定部12の他の構成を示す説明図である。


【図 10 】 デジタル遅延データ保存用に、外部メモリ 102 を接続して使用する従来のDSP2cの接続状態を示す説明図である。

【符号の説明】

```
[0067]
              メモリアクセス制御部
  1
  2 a, 2 b, 2 c DSP
              エフェクトLSI
1 0
              リードライト制御部
1 1
              アクセス判定部
1 2
              アドレス出力セレクタ
 1 3
              データ出力セレクタ
 1 4
              データ取得制御部
 1 5
              データレジスタ
 2 1
              命令RAM
 2 2
               デコーダ
 2 3
               DSP演算部
 2 4
               音源
1 0 0
               波形メモリ
1 0 1
               外部メモリ
1 0 2
               システムバス
1 1 0
               CPU
1 1 1
               ROM
1 1 2
               RAM
1 1 3
               操作パネル
1 1 4
               パネルスキャン回路
1 1 4 a
               鍵盤
1 1 5
               鍵盤スキャン回路
1 1 5 a
               D/A変換回路
1 1 6
               アンプ
1 1 7
               スピーカ
1 1 8
```








【図4】


	(a)	•	
DSP2a	DSP2b	制御後	
R1	R2	N	
R1	W2	N	
R 1	N	R1	
W 1	R2	N	
W 1	W2	N	
W 1	N	W1	
N.	R2	R2	
N	W2	W2	
N	N	N	
	R:リード		
	W:ライト		


N:アクセスなし


(b)


R1	W 1	EACID	
0	0	1	DSP2b
1	0	0	DSP2a
О	1	0	DSP2a











【要約】

【課題】 複数のDSPを1パッケージ化し、しかもこれらのDSPが1つの外部メモリを共用できるデータ処理用LSIを提供する。

【解決手段】 同一の外部メモリ102にアクセスするDSP2a及び2bを有するエフェクトLSI10であって、同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、これらの命令のいずれを有効にするかの制御を行うリードライト制御部11と、同一タイミングに夫々のDSPのリード命令又はライト命令があった場合、どのDSPにメモリアクセスさせるかを判定するアクセス判定部12と、アクセス判定部12からの判定信号に応じて、DSPからのアドレスを出力するアドレス出力セレクタ13と、同じく上記判定信号に基づいてDSPからのデータを出力させるデータ出力セレクタ14とを有し、上記DSP内には、上記アクセス判定部12からの判定信号に応じて、外部メモリ102からのデータを取得するデータ取得制御部15を備えている。

【選択図】

図 3

特願2003-423964

出願人履歴情報

識別番号

[000001410]

1. 変更年月日

1990年 8月10日

[変更理由]

新規登録

住 所

静岡県浜松市寺島町200番地

氏 名 株式会社河合楽器製作所